(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-128877

(43)公開日 平成5年(1993)5月25日


(51) Int Cl. ⁵ G 1 1 C 16/06 H 0 1 L 27/115	識別記号	庁内整理番号	FI.	技術表示箇所
		9191-5L	C11C	17/00 3 0 9 C
		8831-4M	H01L	· · · · · · · · · · · · · · · · · · ·
_			:	審査請求 未請求 請求項の数2(全 22 頁)
(21)出願番号	特願平3-291300		(71)出願人	. 000006013
(22)出願日	平成3年(1991)11	月7日		三菱電機株式会社 東京都千代田区丸の内二丁目2番3号
			(72)発明者	上田 修 兵庫県伊丹市瑞原4丁目1番地 三菱電機
			(72)発明者	株式会社北伊丹製作所内
			(12)光明省	森里· 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内
			(74)代理人	· 弁理士 深見 久郎 (外3名)
		•		

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【構成】 メモリセルアレイ100が、2ピットD0, D1の入出力データを担うメモリセルを有する2つのブロック1-0, 1-1に分割され、かつ、ブロック単位でのデータ消去が可能な構成のフラッシュEEPROMにおいて、最下位ピットD0のメモリセルMC1~MC8と第1位ピットD0のメモリセルMC9~MC15とに個別にソース線280a, 281a, 280b, 281bおよびソース線210a, 30b, 31a, 31bが設けられ、かつ、消去モードにおいて各ソース線スイッチに対応して、これに高電位V。。の発生を許可または禁止するための信号を与えるデータビット選択回路33が設けられる。

【効果】 メモリセルアレイ100の記憶データを、ピット単位で消去することができるので、メモリセルアレイ1.00の記憶データの一部を変更するようなデータ書換えも、効率よくかつ正確に行なうことができる。



2

【特許請求の範囲】

【請求項1】 複数ビットのデータに対応して設けられた複数のメモリセル群を備え、

前記複数のメモリセル群の各々は、各々が電気的に書込および消去可能な複数の不揮発性メモリセルを含み、

前記複数のメモリセル群に対応して設けられ、各々が、 対応するメモリセル群内の前記複数のメモリセルにデー 夕消去のための高電界を一括して生じさせる複数の消去 手段と、

前記複数のメモリセル群の各々の記憶データの消去の許 10 可または禁止を指示する指示手段と.

前記指示手段の出力に応答して、前記複数の消去手段の 各々を能動化または不能化する制御手段とをさらに備え た、不揮発性半導体記憶装置。

【請求項2】 前記複数の不揮発性メモリセルの各々は、第1の導通端子と、第2の導通端子と、制御端子と、前記第1の導通端子, 前記第2の導通端子, および前記制御端子の電位に応じて電子の注入および電子の放出が行なわれるフローティングゲート領域とを含み、

前記複数のメモリセル群の各々において、前記複数の不 20 揮発性メモリセルの前記第1導通端子は共通に接続され、

前記複数の消去手段の各々は、前記制御手段によって能動化されて、対応するメモリセル群において前記共通に接続された第1等通端子に所定の高電位を付与する手段を含む、前求項1記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性半導体記憶装置に関し、特に、所望のメモリセルの記憶データだけ消去することが可能な不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】不揮発性半導体記憶装置は、DRAM (Dynamic Random Access Memory) やSRAM (スタテック型 Random Access Memory) 等の揮発性半導体記憶装置と異なり、電源切断後も記憶データが保持されることが特徴である。このような不揮発性半導体記憶装置として代表的なものにPROM (Programmable

Read Only Memory)がある。PROMは、ユーザ側で情報を書込める不揮発性半導体記憶装置である。このPROMとして現在既に商品化されている代表的なものとして、データ消去およびデータ書込みのいずれも電気的に行なわれるEEPROM(Electrically Erasable and Programmable Read Only Memory)がある。図11は、EEPROMにおけるメモリセルの構造を示す断面図である。

【0003】図11を参照して、EEPROMにおいて 各メモリセルは同一の基板上に形成される、単一のFA 50

MOSトランジスタ10と単一のMOSトランジスタ1 1とによって構成される。FAMOSトランジスタ10 は、P型基板1上にソースおよびドレインとしてそれぞ れ形成されるN型不純物拡散層2および3と、コントロ ールゲート4と、フローティングゲート5とを含む。フ ローティングゲート5は、ドレイン2および3間にまた がるように、P型基板1上に酸化膜6を介して形成され る。コントロールゲート4は、フローティングゲート5 上に酸化膜7を介して形成される。このFAMOSトラ ンジスタ10において、フローティングゲート5と基板 1との間に設けられる酸化膜6は、ソース2およびドレ イン3間に対応する部分においては、トンネル現象が生 じないような膜厚(通常200オングストローム以上) で形成され、ドレイン2端部に対応する部分において は、トンネル現象が生じ得るように薄く (通常100オ ングストローム程度) 形成される。酸化膜6のうちこの 膜厚の薄い部分6bはトンネル酸化膜と呼ばれる。この トンネル酸化膜6bを利用してデータ書込みおよびデー 夕消去が行なわれる。

【0004】データ書込時には、ドレイン2およびコントロールゲート4間に、コントロールゲート4を高電位側とする高電圧が印加される。これによってトンネル酸化膜6bにフローティングゲート5側を高電位側とする高電界が発生してトンネル現象が生じる。すなわち、ドレイン2近傍で発生するホットエレクトロンが酸化膜6bをトンネルしてフローティングゲート5に注入される。フローティングゲート5は、酸化膜6によって他から電気的に切離されているので、いったんフローティングゲート5に注入されたエレクトロンは長時間フローティングゲート5に残留する。

【0005】データ消去時には、データ書込時とは逆に、ドレイン2およびコントロールゲート4間に、ドレイン2を高電位倒とする高電圧が印加される。これによって、酸化膜6bにデータ書込み時とは逆方向の高電界が発生するので、フローティングゲート5のエレクトロンが酸化膜6bをトンネルしてドレイン2に放出される。したがって、フローティングゲート5に捕獲されていたエレクトロンはフローティングゲート5にエレクトロンが捕獲されているFAMOSトランジスタ10のしきい値電圧は、エレクトロンを注入されていないフローティングゲート5を有するFAMOSトランジスタ10のそれよりも高い。したがって、データ書込みおよびデータ消去は、各メモリセルを構成するFAMOSトランジスタ10のしきい値電圧を変化させることによって行なわれる。

【0006】データ競出時には、コントロールゲート4 に適当な電位(エレクトロンを注入されたフローティン グゲートを有するFAMOSトランジスタ10のしきい 値電圧よりも低く、かつ、エレクトロンを注入されてい FH 008483

ないフローティングゲート5を有するFAMOSトランジスタ10のしきい値電圧よりも高い電位)を与え、ドレイン2およびソース3間に流れる電流の有無を判別すれば、このメモリセルの配億データが"0"であるか"1"であるかが判別できる。

【0007】このようなデータ消去、データ書込み、およびデータ読出しを1メモリセル単位で行なうために、EEPROMの各々にはMOSトランジスタ11が設けられる。MOSトランジスタ11は、ソースとしてP型基板1上にFAMOSトランジスタ10のドレインと共 10 通に形成される不純物拡散層2と、ドレインとしてP型基板1上に形成されるN型不純物拡散層8と、不純物拡散層2および8間にまたがるようにP型基板1上に形成されるゲート電極9とを含む。ゲート電極9とP型基板1とは酸化膜6によって電気的に絶縁される。

【0008】 EEPROMのメモリセルアレイにおいて は、図11に示される構造のメモリセルが行および列の マトリクス状に配列され、同じ行に配列されるすべての メモリセルをそれぞれ構成するMOSトランジスタ11 のゲート9が同一のワード線に接続され、同じ列に配列 20 されるすべてのメモリセルをそれぞれ構成するMOSト ランジスタ11のドレイン8が同一のビット線に接続さ れる。そして、データ書込時には、すべてのFAMOS トランジスタ10のコントロールゲート4に高電位が付 与され、かつ、1本のワード線および1本のピット線に それぞれ、MOSトランジスタ11のしきい値電圧以上 の電位および接地電位が与えられる。これによって、こ の1本のワード線とこの1本のピット線にぞれぞれゲー ト9およびドレイン8を接続されるメモリセルにだけデ ータが書込まれる。データ消去時には、すべてのFAM 30 OSトランジスタ10のコントロールゲート4が接地さ れ、かつ、1本のワード線および1本のピット線にそれ ぞれ、MOSトランジスタ11のしきい値電圧以上の電 位および高電位が与えられる。これによって、この1本 のワード線およびこの1本のピット線にそれぞれゲート 9.およびドレイン8を接続されるメモリセルのデータだ けが消去される。そして、データ読出時には、すべての FAMOSトランジスタ10のコントロールゲート4に 前記適当な電位が付与され、かつ、1本のワード線にM OSトランジスタ11のしきい値電圧以上の電位が付与 40 された状態で、1本のピット線に流れる電流の有無が検 知される。これによって、この1本のワード線およびこ の1本のピット線にそれぞれゲート9およびドレイン8 を接続されるメモリセルの記憶データのみが読出され

【0009】以上のように、EEPROMのメモリセルの各々は2つのトランジスタによって構成される。このため、EEPROMは、ピットコストが高く高集積化が難しい。一方、動作的には、データ消去が電気的に行なわれるので、EEPROMにおけるデータ消去は選択的50

に、たとえば1パイト分のメモリセルごとに (パイト単位で) 行なうことができる。

【0010】このようなEEPROM以外の不揮発性半 導体記憶装置として、すべてのメモリセルの記憶データ を一括して電気的に消去できる、フラッシュEEPRO Mが注目されつつある。図10は、フラッシュEEPR OMにおける各メモリセルの断面構造を示す図である。 図10を参照して、各メモリセルは1つのFAMOSト ランジスタによって構成される。このFAMOSトラン ジスタは、フローティングゲート5とP型基板1との間 に介在される酸化膜6の厚さがトンネル現象が生じるよ うに薄く、通常100オングストローム程度に設定され る。データ書込み時には、コントロールゲート4および ドレイン2に高電圧が印加され、これによって発生した ホットエレクトロンがフローティングゲート5に注入さ れる。データ消去時には、コントロールゲート4が接地 され、ソース3に高電圧が印加される。これによってフ ローティングゲート5およびソース3間にトンネル現象 が生じ、フローティングゲート5に蓄積されたエレクト ロンが酸化膜6をトンネルしてソース3に放出される。 なお、コントロールゲート4およびフローティングゲー ト5間の酸化膜7の厚さは通常200オングストローム 以上である。

【0011】フラッシュEEPROMにおいても、複数 のメモリセルが行および列のマトリクス状に配列され、 かつ、同一の行に配列されるメモリセルをそれぞれ構成 するFAMOSトランジスタのコントロールゲート4が 同一のワード線に接続され、同一の列に配列されるメモ リセルをそれぞれ構成するFAMOSトランジスタのド レイン2が同一のピット線に接続される。データ書込み 時およびデータ消去時における、コントロールゲート4 およびドレイン2への電圧印加は、それぞれ、ワード線 およびピット線を介して行なわれる。フラッシュEEP ROMにおいては、すべてのメモリセルを構成するFA MOSトランジスタのソース3が共通の信号線(以下、 ソース線と呼ぶ)に接続される。データ消去時には、こ のソース線に高電圧が印加され、かつ、すべてのワード 線が接地される。したがって、フラッシュEEPROM におけるデータ消去は全ピット同時に行なわれる。な お、ソース線は通常接地電位にある。

【0012】このように、フラッシュEEPROMは、各メモリセルが1つのトランジスタによって構成されるので、ピットコストが安く高集積化に有利である。一方、動作的には、フラッシュEEPROMはすべてのメモリセルの記憶データが一括して電気的に消去されるように構成される。

【0013】図8は、"IEEE Journal of Solid-State Circuits, vol. 23, No. 5, October 1988pp. 1157~1163"に示された従来のフラッシュEE

PROMの全体構成を示す概略プロック図である。

【0014】図9は、メモリセルアレイ100およびY ゲート200の構成を示す回路図である。

【0015】以下、図8ないし図10を参照しながら、 従来のフラッシュEEPROMの構成および動作につい て説明する。

【0016】メモリセルアレイ1は、行方向、列方向に マトリクス状に配列された複数のメモリセルMCを含 む。図9には、メモリセルアレイ100において、同一 の入出力線に対応して3行×3列のマトリクス状に配列 10 された9個のメモリセルMCおよびこれらの関与する回 路部のみが代表的にされる。

【0017】図9に示されるように、メモリセルアレイ 100において、各メモリセル行および各メモリセル列 にそれぞれ対応して、1本のワード線WL1~WL3お よび1本のピット線BL1~BL3が設けられる。

【0018】各メモリセル行を構成するFAMOSトラ ンジスタのコントロールゲート4は、対応する1本のワ ード線に共通に接続される。各メモリセル列を構成する FAMOSトランジスタのドレイン2は、対応する1本 20 のピット線に共通に接続される。すべてのメモリセルM Cを構成するFAMOSトランジスタのソース3は、1 本のソース線28に共通に接続される。

【0019】次に、図9を参照しながら、データ書込 時、データ消去時、およびデータ競出時における具体的 な回路動作について説明する。

【0020】まず、データ書込時の回路動作について説 明する。Xデコーダ40は、メモリセルアレイ1内のワ ード線WL1~WL3のうちのいずれか1本に、選択的 に12 Vの高電位 V, , を付与する。

【0021】Yゲート20は、書込回路700およびセ ンスアンプ800に接続される入出力線27と、入出力 線27とメモリセルアレイ1内のピット線BL1~BL - 3のそれぞれとの間にトランスファゲートとして設けら れるNチャネルMOSトランジスタ26とを含む。トラ ンジスタ26の各ゲートは、互いに異なる接続線Y1~ Y3を介してYデコーダ50に接続される。つまり、接 統線Y1~Y3は、ピット線BL1~BL3と1対1に 対応するように設けられる。

【0022】Yデコーダ50は、Yゲート20内のトラ ンジスタ26のうちのいずれか1つのみをON状態とす るために、接続線 Y1~Y3のうちのいずれか1本にの み選択的にハイレベルの電位を付与する。これによっ て、メモリセルアレイ1内のピット線BL1~BL3の うち、ハイレベルの電位が付与された接続線(Y1~Y 3のうちのいずれか)に対応する1本のみが、入出力線 27に電気的に接続される。

【0023】書込回路700は、図8の入出力パッファ 90から与えられるデータに応じて活性化されて、入出 本のピット線(BL1~BL3のうちのいずれか)にの み電気的に接続されるため、書込回路700から入出力 線27に印加された高圧V11は、この1本のピット線 にのみ印加される。

【0024】ソース線スイッチ30は、ソース線28に 接地電位を与える。入出力パッファ90は、データ書込 時において、入出力端子VO0~VO7に外部より与え られたデータ信号を増幅して書込回路?に与える。

【0025】このような回路動作の結果、メモリセルア レイ100内の1つのメモリセルにおいてのみ、コント ロールゲート4およびドレイン2の両方に高電位が付与 される。したがって、この1つのメモリセルにおいての み、ホットエレクトロンが発生し、フローティングゲー ト5に注入される。つまり、この1つのメモリセルMC にデータ"0"が書込まれる。

【0026】たとえば、Xデコーダ40がワード線WL 1に高電圧V, トを印加し、Yデコーダ50が接続線Y 1にハイレベルの電位を印加し、書込回路700が活性 化されれば、図中点線で囲まれたメモリセルMCにデー タ"0"が書込まれる。

【0027】なお、図8の入出力パッファ90から書込 回路群70に与えられたデータが"1"であれば、書込 回路700は活性化されない。したがって、このような 場合には、Yデコーダ50によってハイレベルの電位を 付与された1本の接続線(Y1~Y3のうちのいずれ か) に対応する1本のピット線 (BL1~BL3のうち のいずれか) は高電位とならない。このため、この1本 のピット線と、Xデコーダ40によって高圧V1, を印 加された1本のワード線(WL1~WL3のうちのいず 30 れか) にそれぞれドレイン2およびコントロールゲート 4を接続された1つのメモリセルMCにおいて、フロー ティングゲート5に注入され得るホットエレクトロンは 発生しない。したがって、このメモリセルMCの記憶デ ー夕は"1"のままである。

【0028】このように、データ書込時には、Xデコー ダ40およびYデコーダ50によってそれぞれ1本のワ ード線および1本のピット線が選択され、かつ、書込回 路700が選択されたビット線に、入出力パッファ90 からのデータに応じて高電位を与えることによって、1 つのメモリセルMCに、外部データが書込まれる。

【0029】次に、データ消去時の回路動作について説 明する。Xデコーダ40は、非活性化されて、メモリセ ルアレイ100内のすべてのワード線WL1~WL3が 接地電位V: となる。これによって、すべてのメモリ セルMCのコントロールゲート4は接地電位となる。

【0030】同様に、Yデコーダ50も非活性化され て、Yゲート20内のすべてのトランジスタ26にそれ ぞれ接続される接続線Y1~Y3の電位がローレベルと なる。これによって、Yゲート20内のすべてのトラン 力線27に高圧 V_{r} , を印加する。入出力線27は、1 50 ジスタ26がOFF状態となるので、すべてのメモリセ

10

ルMCのドレイン2はフローティング状態となる。

【0031】ソース線スイッチ30は、ソース線28に 高圧V₁ Pを付与する。このような回路動作によって、 すべてのメモリセルMCにおいて、フローティングゲー ト5とソース3との間に、ソース18を高電位側とする 高電界が発生しトンネル現象が生じる。このため、すべ てのメモリセルMCにおいてフローティングゲート 5か ら電子が流出する。すなわち、メモリセルアレイ100 内のすべてのメモリセルMCの記憶データが一括して消 去される。

【0032】次に、データ書込時における回路動作につ いて説明する。Xデコーダ40は、メモリセルアレイ1 内のワード線WL1~WL3のうちの1本の電位のみを ハイレベルにし、他のワード線の電位をすべてローレベ ルにする。これによって、この1本のワード線に接続さ れるすべてのメモリセルのコントロールゲート4に5V が印加される。

【0033】 Yデコーダ50は、Yゲート20内のトラ ンジスタ26のうちの1つのゲートにのみハイレベルの 電位を付与する。これによって、この1つのトランジス 20 タ26に接続される1本のピット線 (BL1~BL3の うちのいずれか)のみが入出力線27を介してセンスア ンプ800に電気的に接続される。

【0034】ソース線スイッチ30は、ソース線28を データ書込時と同様に接地する。このような回路動作に、 よって、Yデコーダ50によってON状態とされた1つ のトランジスタ26およびXデコーダ40によってハイ レベルの電位を与えられた1本のワード線にそれぞれド レイン2およびコントロールゲート4を接続された1つ のメモリセルMCの記憶データが、センスアンプ800 によって読出される。

【0035】たとえば、接続線Y1およびワード線WL 1にハイレベルの電位が付与される場合を想定する。こ のような場合には、入出力線27に電気的に接続される ビット線BL1に流れる電流の有無は、図において点線 で囲まれたメモリセルMCの記憶データによって決定さ れる。

【0036】すなわち、記憶データが"1"であるメモ リセルのしきい値電圧は、ローレベルの電位Vssより も高いので、ローレベルの電位にあるワード線WL2, WL3にコントロールゲートを接続されるメモリセル は、その記憶データに関わらずOFF状態である。これ に対し、ハイレベルの電位Vccは、記憶データが "1"であるメモリセルのしきい値電圧よりも高く、か つ、記憶データが"0"であるメモリセルのしきい値電 圧よりも低い。したがって、ハイレベルの電位にあるワ ード線WL1にコントロールゲートを接続されるメモリ セルがON状態であるかOFF状態であるかは、このメ モリセルの配憶データによって決定される。

ルMCの記憶データが"O"であれば、このメモリセル MCはOFF状態であるので、入出力線27から、接続 線Y1にゲートを接続されるトランジスタ26、ピット 線BL1、およびこのメモリセルMCを介してソース線 28に流れる電流は生じない。しかし、このメモリセル MCの記憶データが"1"であれば、このメモリセルM CはON状態となるので、入出力線27から、接続線Y 1にゲートを接続されるトランジスタ26, ビット線B L1, およびこのメモリセルMCを介してソース線28 に電流が流れる。

【0038】入出力線27に電気的に接続されるピット 線からソース線28に電流が流れると、入出力線27の 電位は低下するが、入出力線27に電気的に接続される ピット線からソース線28に電流が流れなければ、入出 力線27の電位は低下しない。センスアンプ8は、この ような入出力線27の電位変化を検出することによっ て、入出力線27に電気的に接続されているピット線に 流れる電流の有無を検知する。

【0039】入出力線27に電気的に接続されたビット 線に電流が流れなければ、センスアンプ800はデータ "0"に対応する電圧信号を図8の入出力パッファ90 に与える。入出力線27に電気的に接続されたビット線 に電流が流れれば、センスアンプ800は、データ "1"に対応する電圧信号を図8の入出力パッファ90 に与える。

【0040】入出力パッファ90は、データ読出時にお いて、センスアンプ800から与えられたデータ信号を 入出力端子V〇0~V〇7に供給する。

【0041】次に、フラッシュEEPROMの全体的な 回路動作について説明する。なお、以下、明細書中では 負活性な信号を、それを表わす記号の前に/を付して示 す。

【0042】図8において、制御信号パッファ14は、 各外部制御信号/WE、/OE、/CEをパッファリン グして、他の回路部を制御するのに必要な内部制御信号 を発生する。

【0043】フラッシュEEPROMにおいて、書込お よび消去のモード設定は、外部からの入力信号の組合わ せで行なわれる。つまり、書込イネーブル信号/WEの 立上がり時の入力データによってモード設定が行なわれ

【0044】書込を行なう場合、まず、通常の駆動電圧 Vcc および高電圧V。。が本来の値に立上げられる。 次に、書込イネーブル信号/WEが立下げられる。その 後、書込イネーブル信号/WEの立上がりに同期して、 入出力端子VO0~VO7に外部から与えられたデータ 信号が入出力パッファ90を介してコマンドレジスタ1 2にラッチされる。次に、このデータ信号がコマンドデ コーダ13によってデコードされて、このフラッシュE 【0037】したがって、図中点線で囲まれたメモリセ 50 EPROMの動作モードが、データ書込のためのプログ ラムモードに設定される。

【0045】次に、書込イネーブル信号/WEが再度立 下げられて、アドレスレジスタ6に外部からのアドレス 信号がラッチされる。さらに、書込イネーブル信号/W Eの立上がりに応答して、入出力端子VOO~VO7に 外部から与えられたデータ信号が入出力パッファ90を 介して書込回路7にラッチされる。

【0046】その後、プログラム電圧発生回路110か ら高圧V。。のパルスが発生され、Xデコーダ40およ の高圧パルスを、Yゲート20内のトランジスタ26の うち、アドレスレジスタ60にラッチされたアドレス信 号が示すメモリセル列に対応して設けられた1本のビッ ト線に接続される1つのゲートにのみ与える。Xデコー ダ40は、この高圧パルスを、アドレスレジスタ60に ラッチされたアドレス信号が示すメモリセル行に対応し て設けられた1本のワード線にのみ与える。この結果、 前述のような原理でメモリセルアレイ1内の1つのメモ リセルMCにのみ書込回路群70にラッチされたデータ

【0047】次に、書込イネーブル信号/WEが立下げ られ、入出力端子VO0~VO7に外部から与えられた データ信号がコマンドレジスタ12にラッチされる。統 いて、書込イネーブル信号/WEの立上がりに同期し て、データが正しく書込まれたか否かを検査するための プログラムペリファイモードとされる。このとき、ベリ ファイ電圧発生回路111は、高圧V。。から、6.5 V程度の、通常のデータ説出時にメモリセルMCのコン トロールゲートに付与される電圧5Vよりも高い電圧 を、いわゆるプログラムペリファイ電圧として発生し、 Xデコーダ40およびYデコーダ50に与える。

【0048】Xデコーダ40は、このプログラムペリフ ァイ電圧を、アドレスレジスタ60にラッチされている アドレス信号が示すメモリセル行に対応して設けられた 1本のワード線に供給する。同様に、Yデコーダ50 は、プログラムペリファイ電圧を、アドレスレジスタ6 0 にラッチされているアドレス信号が示すメモリセル列 に対応して設けられた1本のピット線に接続された、Y ゲート20内の1つのトランジスタ26のゲートに供給 する。この結果、アドレスレジスタ60にラッチされて いるアドレス信号が示すメモリセル行およびメモリセル 列に共通に接続される1つのメモリセルMCの配億デー タが、前述のような原理で、センスアンプ群80によっ て読出される。

【0049】ただし、データが読出されるべきメモリセ ルのコントロールゲートには通常の読出時よりも高い電 位が付与されるため、このメモリセルにデータ "0" が 書込まれていても、そのしきい値電圧が十分に高くなけ れば、このメモリセルはON状態となってセンスアンプ タ "0" の書込時にメモリセルのフローティングゲート に電子が十分に注入されず、このメモリセルのしきい値 電圧が十分に高くシフトしない、いわゆる書込不良の発 見を容易にするために、ベリファイ電圧発生回路111 がこのようなプログラムペリファイ電圧を発生する。

【0050】次に、センスアンプ群80によって読出さ れたデータが書込回路群70にラッチされているデータ と一致しなければ、上述の回路動作が再度繰返されて、 先程と同じメモリセルに再度データが**書込まれる。**セン びYデコーダ50に供給される。Yデコーダ50は、こ 10 スアンプ群80によって読出されたデータが、書込回路 群70にラッチされているデータと一致すれば、データ が正しく書込まれたと判断できるので、次のアドレスの メモリセルに対して、データ書込およびプログラムペリ ファイが行なわれる。そして、すべてのメモリセルに対 するデータ書込およびプログラムベリファイが終了する と、コマンドデコーダ13は、このフラッシュEEPR OMを、通常のデータ読出のための回路動作が実行可能 な読出モードに設定する。

> 【0051】さて、EEPROMでは、データ消去時に 20 メモリセルのコントロールゲート4とソース3との間に 高電圧を印加することによって、フローティングゲート 5とソース3との間でのエネルギーバンドの曲がりを、 フローティングゲート5からソース3に電子がトンネル するように強制することによりデータ消去が行なわれ る。

【0052】しかしながら、メモリセルアレイ1内のす べてのメモリセルMCに一括してデータ消去のための高 圧を印加しても、すべてのメモリセルMCのしきい値電 圧を同じ値に低下させることは実際には困難である。

【0053】つまり、データ消去のための高圧を一括し て印加されたメモリセルのうちの幾つかにおいては、フ ローティングゲート5から、データ"0"の書込時に注 入された電子のみが完全に除去され、他の幾つかのメモ リセルにおいては、フローティングゲート5から、デー タ"0"の書込時に注入された以上の量の電子が引き抜 かれ、さらに他の幾つかのメモリセルにおいては、フロ ーティングゲートから、データ"0"の書込時に注入さ れた電子のごく一部しか除去されない。

【0054】フローティングゲートから、データ書込に よって注入された以上の電子が引き抜かれる現象は過消 去もしくは過剰消去と呼ばれる。

【0055】過消去は、メモリセルのしきい値電圧の極 性を負に反転させて、その後のデータ説出およびデータ 書込に支障を来す。そこで、このような過消去を防ぐた めに、現在次のような方法が用いられている。

【0056】すなわち、データ消去のためにソース線2 8に印加する高圧パルスのパルス幅を短くし、このパル ス幅の短い高圧パルスをソース線28に一回印加する毎 にメモリセルアレイ 1内のすべてのメモリセルMCの記

かを確認する。そして、記憶データが"1"でないメモ リセルが1つでも検出されれば、再度前述のような短い パルス幅の消去をパルスをソース線28に印加する。

【0057】データ消去のための高圧パルスがソース線 28に印加されることによってメモリセルMCの記憶デ ータが"1"となったか否か、すなわち、メモリセルの 記憶データが完全に消去されたか否かを確認することを 消去ペリファイという。

【0058】このような消去ペリファイと、データ消去 のための高圧パルスのソース線28への印加とが、メモ 10 リセルアレイ 1内のすべてのメモリセルMCのデータが 完全に消去されるまで繰返される。

【0059】次に、データ消去のためのフラッシュEE PROM全体の回路動作について説明する。

【0060】まず、通常の電源電圧V。。および高電圧 V。。が立上げられる。続いて、プログラムモードにお ける回路動作が、メモリセルアレイ100におけるすべ てのアドレスに関して繰返されることによって、メモリ セルアレイ100内のすべてのメモリセルMCにデータ "0" が書込まれる。

【0061】次に、書込イネーブル信号/WEが立下げ られ、入出力端子VO0~VO7に外部から入力された データ信号が入出力パッファ90を介してコマンドレジ スタ12にラッチされる。これは、メモリセルアレイ1 00の記憶データの消去を指示する命令である消去コマ ンドがこのフラッシュEEPROMに与えられたことを 意味する。

【0062】続いて、コマンドデコーダ13が、コマン ドレジスタ12にラッチされた消去コマンドを示すデー 夕信号をデコードして、このフラッシュEEPROM 30 を、メモリセルアレイ100の記憶データを消去するた めの消去モードに設定する。

【0063】フラッシュEEPROMが消去モードに設 定されると、ソース線スイッチ30が、ライトイネーブ ル信号/WEの立下がり時から立上がり時までの短い期 間、高圧V。。をメモリセルアレイ100内のソース線 28に印加する。この結果、前述のような原理で、メモ リセルアレイ 1 0 0 内のすべてのメモリセルMCにトン・ ネル現象が生じ、フローティングゲートからソースに電 子が引き抜かれる。

【0064】なお、ソース線28への高圧V。。の印加 が終了する、書込イネーブル信号/WEの立下がり時に は、アドレスレジスタ60に、外部アドレス信号とは無 関係に、メモリセルアレイ100における読出開始アド レスを示すアドレス信号がラッチされる。

【0065】次に、書込イネーブル信号/WEの立上が りに応答して、メモリセルアレイ1の記憶データが完全 に消去されたか否かを確認するための回路動作の実行を 指示する命令である消去ベリファイコマンドとして、入 出力端子VO0~VO7に外部から入力されたデータ信 50 億データはまだ完全に消去されていないと判断できるの

母が入出力パッファ90を介してコマンドレジスタ12 にラッチされる。 コマンドデコーダ13は、コマンドレ ジスタ12にラッチされたこのデータ信号をデコードし て、フラッシュEEPROMを、メモリセルアレイ10 0 の記憶データが完全に消去されたか否かを確認するた めの消去ペリファイモードに設定する。

【0066】フラッシュEEPROMが消去ペリファイ モードに設定されると、ペリファイ電圧発生回路111 が、通常のデータ読出時にメモリセルのコントロールゲ ートに供給される電圧5Vよりも若干低い電圧(3.2 V程度) を発生し、Xデコーダ40およびYデコーダ5 0に与える。

【0067】Xデコーダ40は、この若干低い電圧を、 アドレスレジスタ60にラッチされているアドレス信号 が示すメモリセル行に対応して設けられた1本のワード 線に供給する。同様に、Yデコーダ50は、この若干低 い電圧を、Yゲート20内のトランジスタ26のうち、 アドレスレジスタ60にラッチされているアドレス信号 が示すメモリセル列に対応して設けられた1本のピット 線に接続される1つのゲートにのみ供給する。 したがっ て、通常のデータ競出時と同様の原理で、アドレスレジ スタ60にラッチされているアドレス信号が示す1つの メモリセルMCの記憶データがセンスアンプ8によって 読出される。

【0068】ただし、データが読出されるべきメモリセ ルのコントロールゲートに付与される電位は通常のデー 夕読出時よりも低いため、このメモリセルMCのしきい 値電圧が先程のデータ消去によって十分に低い値にシフ トしていない限り、このメモリセルMCがON状態とな ってセンスアンプ群80による読出データがデータ "1"となることはない。

【0069】メモリセルMCのフローティングゲートに 注入された電子が先程のデータ消去のための回路動作に よって完全に除去されていなければ、このメモリセルM Cのしきい値電圧は十分に低下しない。しかし、コント ロールゲートに印加される電圧がある程度高く、このし きい値電圧以上であれば、このメモリセルMCはデータ 消去が不十分であるにもかかわらずON状態となる。コ ントロールゲートに与えられる電圧が低ければ、しきい 40 値電圧が十分に低いメモリセルしかON状態とならな

【0070】そこで、各メモリセルMCの記憶データが 完全に消去されたか否かをより確実に確認するために、 消去ペリファイモードにおけるデータ読出のためにコン トロールゲートに供給される電圧は通常のデータ読出時 よりも低く設定される。

【0071】センスアンプ群80によって読出されたデ ータが"0"であれば、現在アドレスレジスタ60にラ ッチされているアドレス信号が示すメモリセルMCの記 で、データ消去のための高電圧V,,の印加および消去 ベリファイのためのデータ統出の回路動作が再度繰返される。

【0072】センスアンプ群80によって説出されたデータが"1"であれば、現在アドレスレジスタ60にラッチされているアドレス信号が示すメモリセルの記憶データは完全に消去されたと判断できる。そこで、この場合には、アドレスレジスタ60にラッチされているアドレス信号がメモリセルアレイ100における最終アドレスを示すものでなければ、アドレスレジスタ60にラッ 10 チされているアドレス信号がインクリメントされて上述の回路動作が繰返される。

【0073】このような回路動作の結果、アドレスレジスタ60にラッチされているアドレス信号がメモリセルアレイ100における最終アドレスを示すものになると、メモリセルアレイ100内のすべてのメモリセルMCの記憶データが完全に消去されたと判断できるので、コマンドレジスタ12がこのフラッシュEEPROMを、通常のデータ読出モードに設定する。

【0074】さて、実際には、メモリセルアレイ100は複数のプロックに分割される場合が多い。図12には、メモリセルアレイ100が2つのプロック1-1,1-2に分割され、各プロックか2ピットの入出力データD0,D1を担う場合の、メモリセルアレイ100およびその周辺回路の構成が例示される。また、図12においては、各ピットの入出力データに対応して、2行×2列に配列されたメモリセルが設けられるものとする。

【0075】図12を参照して、メモリセルアレイ100が複数のプロックに分割される場合、ソース線スイッチ300,310は、各プロック1-1,1-2に対応30して個別に設けられ、かつ、これらのソース線スイッチ300,310を制御するためのソース線デコーダ32が新たに設けられる。なお、メモリセルアレイがプロック分割されたこのようなフラッシュEEPROMの他の部分の構成は、図8に示されるフラッシュEEPROMと同様である。

【0076】各プロック1-1, 1-2は、2本のワード線WL1、WL2 (WL3, WL4) と、4本のピット線BL1~BL4と、これら4本のワード線とこれら2本のピット線との交点にそれぞれ対応して設けられた 408個のメモリセルMC1, MC2, MC5, MC6, MC9, MC10, MC13, MC14 (MC3, MC4, MC7, MC8, MC11, MC12, MC15, MC16) とを含む。

【0077】各プロック1-1, 1-2内のすべてのメモリセルのソースは、共通のソース線280, 281を介して、このプロックに対応して設けられたソース線スイッチ300, 310に接続される。

【0078】このようにプロックごとに個別にソース線 スイッチおよびソース線が設けられることによって、メ 50 モリセルアレイ100の記憶データをプロック単位で一 括消去することが可能となる。

【0079】各ソース線スイッチ300,310は、データ書込時およびデータ設出時において、対応するソース線280,281を接地電位またはフローティング状態にし、データ消去時には、ソース線デコーダ32によって高電位の出力を指示された場合にのみ、対応するソース線280,281に12V程度の高電位V。。を付与する。

【0080】ピット線BL1~BL4はすべてのプロック1-1、1-2に共通に設けられるが、ワード線WL1~WL4は各プロック1-1、1-2に個別に設けられる。一方、Yゲート2において、ピット線BL1およびBL3はそれぞれ異なるNチャネルMOSトランジスタ260を介して、入出力線270に接続され、ピット線BL2およびBL4はそれぞれ異なるNチャネルMOSトランジスタ261を介して入出力線271に接続される。同一の入出力線に接続されたトランジスタ同士はYデコーダ5によって一括して制御される。

【0081】したがって、データ書込時には、Xデコーダ40がいずれか1本のワード線にのみ高電位を付与し、Yデコーダ50がYゲート20内の信号線Y1, Y2のうちのいずれか1本にのみハイレベルの電位を付与することによって、いずか1つのプロックにのみデータを書込むことが可能となる。

【0082】たとえば、Xデコーダ40によってワード線WL1に高電位V。,が付与されると、プロック1-1においてこのワード線WL1に接続された4つのメモリセルMC1,MC5,MC9,MC13のコントロールゲートが高電位Vppとなる。一方、Yデコーダ50によって信号線Y1にハイレベルの電位が付与されると、2つのトランジスタ260がON状態となるので、2本のピット線BL1およびBL3がそれぞれ入出力線270および271に電気的に接続される。

【0083】各入出力線270,271には、書込回路700およびセンスアンプ800が接続される。各入出力線は、1ビットの入出力データに対応して設けられる。データ書込時には、各書込回路700が、これに接続される入出力線270,271に、この入出力線に対応するビットの書込データが論理値"0"である場合にのみ6.5 V程度の高電位を付与する。

【0084】各書込回路700の助作によって各入出力線270,271には、対応するピットの書込データに応じた電位が付与されているので、ピット線BL1およびBL3はそれぞれ、最下位ピットD0のデータおよび第1位ピットD1のデータに応じた電位となる。したがって、最下位ピットD0のデータおよび第1位ピットD1のデータがそれぞれ、メモリセルMC1およびMC9に書込まれる。

FH 008489

【0085】同様に、データ読出時には、Xデコーダ4

0によっていずれか1本のワード線にのみハイレベルの 電位が付与され、Yデコーダ50によってYゲート2内 の信号線Y1, Y2のうちのいずれか一方にのみハイレ ベルの電位が付与されることによって、いずれか1つの プロックのみから2ピットのデータが競出される。

【0086】たとえば、Xデコーダ40によってワード線WL1にハイレベルの電位が付与されれば、ブロック1-1内の4つのメモリセルMC1, MC5, MC9, MC13のみがそれぞれ、その配懐データに応じてON状態またはOFF状態となる。したがって、Yデコーダ 1050によって信号線Y1にハイレベルの電位が付与されれば、2つのトランジスタ260がON状態となるので、ピット線BL1およびBL3がそれぞれ、入出力線270および271を介して異なるセンスアンブ800に電気的に接続される。データ読出時には、各センスアンブ800が、これに接続された入出力線270,271に流れる電流の有無に応じたデータ信号を、この入出力線に対応するピットの読出データとして入出力パッファ90に与える。

【0087】このため、入出力線270に接続されたセ 20 ンスアンプ800は、ビット線BL1からメモリセルM C1を介してソース線280に流れる電流の有無を検知し、入出力線271に接続されたセンスアンプ800は、ビット線BL3からメモリセルMC9を介してソース線280に流れる電流の有無を検知する。この結果、入出力線270に接続されたセンスアンプ800および、入出力線271に接続されたセンスアンプ800からはそれぞれ、メモリセルMC1の記憶データに応じた信号が最下位ビットD0の読出データとして、および、メモリセルMC9の記憶データに応じた信号が第1位ビ 30 ットD1の読出データとして出力される。

【0088】データ消去時には、ソース線デコーダ32は、図8のアドレスレジスタ60からのアドレス信号をデコードしていずれか1つのソース線スイッチにのみ、高電位V, の出力を指示する。一方、Xデコーダ4によって接地電位が付与され、かつ、すべてのビット線BL1~BL4は、Yデコーダ50によってYゲート20内のすべてのトランジスタ260,261がOFF状態とされることによって、すべてのワード線WL1~WL4は、フローティング状態となる。したがって、ソース40線デコーダ32によって高電位の出力を指示された1つのソース線スイッチに対応して設けられた1つのブロックにのみ消去パルスが印加されて、この1つのブロックの記憶データのみが消去される。

【0089】たとえば、ソース線デコーダ32がソース線スイッチ300に高電位の出力を指示すると、ソース線スイッチ300からソース線280には高電位V。。が印加されるが、ソース線スイッチ310からはソース線281に高電位Vp。。付与されない。このため、ソース線280にソースを接続されたすべてのメモリセ 50

ル、すなわち、ブロック1-1内のすべてのメモリセル MC1, MC2, MC5, MC6, MC9、MC10, MC13, MC14において、コントロールゲートおよびソース間にソースを高電位側とする高電位が誘起されて、フローティングゲートから電子が引き抜かれる。一方、高電位V。。を付与されないソース線281に接続されたソースを有するすべてのメモリセル、すなわち、ブロック1-2内のすべてのメモリセル、すなわち、ブロック1-2内のすべてのメモリセルMC3, MC4, MC7, MC8, MC11, MC12, MC15, MC16においては、フローティングゲートおよびソース間にこのような高電界は誘起されないので、フローティングゲートから電子は引き抜かれない。

【0090】ソース線デコーダ32には、Xデコーダ40に与えられるアドレス信号が共通に与えられればよい。すなわち、ソース線デコーダ32には、図8のアドレスレジスタ60の出力信号のうち、いずれか1つのブロック内のメモリセルのアドレスを示すビットの外部アドレス信号に対応するもの(以下ブロックアドレス信号と呼ぶ)が与えられる。

0 【0091】このようにメモリセルアレイ100が行方向に複数のプロックに分割されている場合には、ソース線デコーダ32はXデコーダ40と同じく、ロウアドレス信号を受けるように構成されればよい。この結果、データ消去時には、プロックアドレス信号が示すアドレスに配置されたメモリセルが属する1つのプロックの記憶データのみが一括して消去される。

【0092】しかしながら、各ブロック1-1, 1-2 は、入出力データのそれぞれのビットD0, D1のデータを担うメモリセルを含む。

【0093】具体的には、ブロック1-1は、最下位ピットD0の書込データを書込まれることができる4つのメモリセルMC1、MC2、MC5、MC6と、第1位ピットD1の書込データを書込まれることができる4つのメモリセルMC9、MC10、MC13、MC14とを含む。同様に、ブロック1-2も、最下位ピットD0のデータを書込まれ得る4つのメモリセルMC3、MC4、MC7、MC8と、第1位ピットD1のデータを書込まれ得る4つのメモリセルMC11、MC12、MC15、MC16とを含む。

【0094】データ書込時に信号線Y1にハイレベルの電位が付与されれば、最下位ピットD0および第1ピットD1のデータはそれぞれ、ピット線BL1に接続されたメモリセルMC1~MC4のうち高電位のワード線に接続されたもの1つおよび、ピット線BL3に接続されたメモリセルMC9~MC12のうち高電位のワード線に接続されたもの1つに書込まれる。信号線Y2にハイレベルの電位が付与された場合には、最下位ピットD0のデータおよび、第1位ピットD1のデータがそれぞれ、ピット線BL2に接続されたメモリセルMC5~MC8のうち高電位のワード線に接続されたもの1つおよ

び、ピット線BL4に接続されたメモリセルMC13~ MC16のうち高電位のワード線に接続されたもの1つ に書込まれる。

【0095】それゆえ、1回のデータ消去によって、い ずれか1つのプロックにおいて、すべてのビットのデー 夕が一括して消去される。図12に示された例では、い ずれか1つのブロックにおいて2ビットのデータが一括 して消去されるが、一般に、入出力データは8ピットや 16ピットである場合が多い。このような場合には、入 出力線数が8本や16本であり、かつ、各プロックはこ 10 記憶データを選択的に消去できる高い機能性を有するも れらの入出力線にそれぞれ電気的に接続され得るメモリ セルを含む。したがって、データ消去時にはいずれか1 つのプロックにおいて8ビットや16ビットのデータが 一括して消去される。

【0096】なお、データ書込時およびデータ消去時 に、ワード線、ピット線、およびソース線に印加される 高電圧V。。 (=12V) および、通常の電源電圧 (V cc=5V) はそれぞれ、異なる電源端子に外部から供 給される。実際には、スイッチ回路190が、これらの 電源端子に供給された電圧のうちのいずれか一方をを選 20 択的にソース線スイッチ300,310,Xデコーダ4 0, およびYデコーダ50に供給する。

【0097】このように、1回のデータ消去によって、 メモリセルアレイ100内の各プロックにおいてすべて のメモリセルの記憶データが消去される。すなわち、デ ータ消去はデータ書込みおよびデータ読出しのようにバ イト単位で行なわれず、全ピット同時または、メモリセ ルアレイ100を構成するプロック単位で行なわれる。

【0098】このように、フラッシュEEPROMは、 構造的には1つのメモリセルが1つのトランジスタによ 30 って構成されるので、ピットコストが安く高集積化に有 利である一方、動作的には、データ消去がメモリアレイ を構成するプロック単位で行なわれるので、メモリセル アレイの記憶データを選択的に消去することはできな 11

[0099]

【発明が解決しようとする課題】以上のように、従来の 不揮発性半導体配憶装置は、構造的にピットコストが安 く高集積化が可能なフラッシュEEPROM等と、構造 的にピットコストが高く高集積化が困難なEEPROM 40 等とに大別される。

【0100】近年の半導体記憶装置の記憶容量の大容量 化、すなわち、1つの半導体記憶装置に含まれるメモリ セルの数の増大に伴い、ピットコストが安く高集積化に 有利なメモリセル構造が要求されつつある。このような 要求に応えるには、前者の不揮発性半導体記憶装置が有 利である。しかしながら、従来のフラッシュEEPRO Mにおいて、データ消去は全ビット同時にまたはメモリ セルアレイを構成するプロック単位で一括して行なわれ る。このため、メモリセルアレイ内の一部のメモリセル 50 ある。

18

の記憶データを選択的に消去したり、新たなデータに書 換えることは不可能である。このような点で、フラッシ ユEEPROMは、機能性が低いという欠点を有する一 方、後者の不揮発性半導体記憶装置 (EEPROM) は、ビットコストが高く高集積化が困難であるという欠 点を有するものの、データ消去がパイト単位で行なわれ るので、機能性が高いという利点も有する。このよう に、従来の不揮発性半導体記憶装置には、記憶容量の大 容量化に適した構造を有し、かつ、任意のメモリセルの のがなかった。

【0101】1つのメモリセルアレイプロックの記憶デ ータのみを書換える場合、このメモリセルアレイプロッ クの記憶データのみを消去した後、このメモリセルアレ イプロック内のすべてのメモリセルに順に新たなデータ を書込む必要がある。このため、記憶データをプロック 単位で一括して消去することができるフラッシュEEP ROMによれば、すべてのメモリセルブロックにデータ が書込まれた後、任意の1つのプロックの記憶データの みを書換えたり消去したりすることができる。

【0102】しかしながら、1つのメモリセルプロック 内のすべてのピットのデータを変更する必要が生じるこ とは実際には少なく、いくつかのピットのデータは変更 する必要がないことが多い。しかし、データ書換時には 1つのメモリセルブロック内のすべてのメモリセルの記 億データが消去されるので、データを変更される必要の ないピットのメモリセルに対しても外部から再び書込デ ータを入力しなければならない。 このため、従来のフラ ッシュEEPROMによれば、データ書換の際このよう な同じデータの再入力という面倒な作業が必要となり、 データを変更される必要のないビットのメモリセルに対 して再度データを書込むのに要する無駄な時間によっ て、データ書換えに要する時間が長くなる、。

【0103】また、ごく一部のピットのメモリセルのデ ータのみを書換える場合には、多くのピットのメモリセ ルに対して同じデータをたとえば外部から再び入力する 必要がある。このようなピット長の長いデータの再入力 の際には、入力ミス等の人為的な原因によって書込デー 夕に誤りが生じやすいため、データ書換後のメモリセル ブロックの記憶データが誤ったものとなりやすい。

【0104】このように、従来のフラッシュEEPRO Mによれば、複数ビットのデータが一括して消去される ため、効率よく、かつ、精度よくデータを含換えること が困難であった。

【0105】それゆえに、本発明の目的は、上記の問題 点を解決し、ピットコストが安く高集積化に有利であ り、かつ、所望のピットのデータのみを選択的に消去で き、さらに、効率よく精度の高いデータ書換えを行なう ことができる不揮発性半導体記憶装置を提供することで [0106]

【課題を解決するための手段】上記のような目的を達成するために、本発明にかかる不揮発性半導体記憶装置は、複数ピットのデータに対応して設けられた複数のメモリセル群と、これら複数のメモリセル群けられた複数の消去手段と、これら複数のメモリセル群の各々のデータの消去の許可または禁止を指示する指示手段と、指示手段の出力に応答して複数の消去手段の各々を能動化または不能化する制御手段とを備える。

【0107】複数のメモリセル群の各々は、電気的に書込および消去可能な複数の不揮発性メモリセルを含む。複数の消去手段の各々は、制御手段によって能動化されたときに、対応するメモリセル群内のすべてのメモリセルに、その記憶データを消去することができる電界を一括して生じさせる。

【0108】好ましい実施例によれば、各不揮発性メモリセルは、第1の導通端子と、第2の導通端子と、制御端子と、これら3つの端子の印加電位に応じて電子の注入および放出が生じるフローティングゲート領域とを含み、各メモリセル群において、すべての不揮発性メモリセルの第1導通端子は共通に接続され、各消去手段は、制御手段によって能動化されたときに、対応するメモリセル群において共通に接続された第1導通端子に所定の高電位を印加する手段を含む。

[0109]

【作用】本発明にかかる不揮発性半導体記憶装置は、上記のように構成されるので、記憶データの消去の許可を指示されたメモリセル群に対応して設けられた消去手段が能動化され、記憶データの消去の禁止を指示されたメモリセル群に対応して設けられた消去手段が消去モードにおいて不能化されれば、消去モードにおいて、複数ビットのデータのうち、記憶データの消去の許可を指示されたメモリセル群に対応するピットのデータのみが消去され、他のビットのデータは消去されない。

[0110]

【実施例】図1は、本発明の一実施例のフラッシュEE PROMの全体構成を示す概略プロック図である。

【0111】図1を参照して、このフラッシュEEPR OMにおいて、メモリセルアレイ100はn個のプロック1-0~1-nに分割される。各プロック1-0~1-nは、このフラッシュEEPROMの入出力データD0~Dmのそれぞれのピットのデータを担うメモリセルを含む。従来と異なり、各プロック1-0~1-nには、入出力データD0~Dmのピット数8と同数のソース線(図示せず)が設けられ、かつ、これらのソース線の電位を制御するための複数のソース線スイッチを含むソース線スイッチ群30が設けられる。

【0112】さらに、プロック単位でのデータ消去が可能な従来のフラッシュEEPROMと異なり、ソース線スイッチ群30はソース線デコーダ32によって直接制 50

御されるのではなく、ソース線デコーダ32の出力とレジスタ書込回路34の出力とに応答して動作するデータビット選択回路33によって制御される。

【0113】データビット選択回路33は、データ消去モードにおいて、メモリセルアレイ100を構成する各プロック1-0~1-nにおいて所望のビットの入出カデータを担うメモリセルの配憶データのみが消去されるようにソース線スイッチ群30を制御するために設けられる。レジスタ書込回路34は、各プロック1-0~1-nにおいてどのビットの入出力データを担うメモリセルの配億データが消去されるべきかを指示する信号を、入出力パッファ90を介して外部から与えられるデータ信号に応答して出力する。

【0114】本実施例では、フラッシュEEPROMは、ソース線スイッチのデータ消去のための機能が能動化される消去モードに設定される前に、メモリセルアレイ100内の各ブロックにおいて、どのピットの入出力データを担うメモリセルの記憶データが消去されるべきかを指示するデータをデータピット選択回路33に記憶させるためのデータピット設定モードとされる。

【0115】一方、ソース線デコーダ32は、従来と同様に、アドレスレジスタ60からのアドレス信号に応答して、メモリセルアレイ100内のいずれのプロックの記憶データが消去されるべきかを消去されるべきかを示す信号を出力する。

【0116】したがって、データピット選択回路33は、メモリセルアレイ100内のどのプロックにおいてどのピットの入出力データを担うメモリセルの配館データが消去されるべきかを指示する信号を出力することができる。この結果、データ消去時には、ソース線デコーダ32によって指示されたプロックにおけるすべてのピットのデータではなく、ソース線デコーダ32よって指示されたプロックに配憶されたデータのうち、レジスタ書込回路34によって指示されたピットのデータのみが消去される。

【0117】次に、図2を参照しながらこのフラッシュ EEPROMにおけるデータ消去時の回路動作について 詳細に説明する。

【0118】なお、Xデコーダ40およびYデコーダ50は、消去モードにおいて従来と同様に動作する。すなわち、Xデコーダ40は、すべてのワード線WL1~WL4にローレベルの電位を与え、Yデコーダ50は、Yゲート20内のすべてのトランジスタ260,261をOFF状態にする。

【0119】図2は、メモリセルアレイ100およびデータ消去のための周辺回路の構成をより具体的に示す回路図である。図2には、入出力データが2ビットであり、メモリセルアレイ100が2つのブロック1-0,1-1に分割され、かつ、各ブロックが、各ビットに対応して2行×2列のマトリクス状に配列されたメモリセ

FH 008492

ルを含む場合が例示される。

【0120】ブロック1-0は、2本のソース線280 a, 280 bを含み、もう1つのブロック1-1は、これらのソース線とは独立な2本のソース線281a, 281 bを含む。各ソース線280a, 280b, 281 a, 281 bは、異なるソース線スイッチ300a, 300b, 310a, 310 bにそれぞれ接続される。これらのソース線スイッチ300a, 300b, 310 a, 310 bは図1におけるソース線スイッチ群30に含まれる。

【0121】最下位ピットD0の入出力データに対応して設けられた入出力線270に電気的に接続され得るピット線BL1、BL2と、第1位ピットD1の入出力データに対応して設けられた入出力線271に電気的に接続され得るピット線BL3、BL4とは、両方のプロック1-0、1-1に共通に設けられる。プロック1-0 に設けられる2本のワード線WL1、WL2と、プロック1-1に設けられた2本のワード線WL3、WL4とは互いに独立である。

【0122】プロック1-0において、最下位ビットD0の入出力データを担うメモリセルMC1, MC2, MC5, MC6のソースはソース線280aに共通に接続され、第1位ビットD1の入出力データを担うメモリセルMC9, MC10, MC12, MC13のソースはもう1本のソース線280bに共通に接続される。

【0123】同様に、プロック1-1においても、最下位ピットD0の入出力データを担うメモリセルMC3,MC4,MC7,MC8のソースは1本のソース線281aに共通に接続され、第1位ピットD1の入出力データを担うメモリセルMC11,MC12,MC14,MC15のソースはもう1本のソース線281bに共通に接続される。

【0124】各ソース線スイッチ310a,300b,310a,310bは、データ消去時において、データビット選択回路33の出力信号に応じて、対応するソース線280a,280b,281a,281bに選択的に12V程度の高電位V,,を付与する。

【0125】データビット選択回路33は、ソース線デコーダ32およびレジスタ番込回路34の出力に応答して、各ソース線スイッチ30a,30b,31a,31bにに、高電位V。。の出力の許可または禁止を指示する。

【0126】次に、図3を参照しながら、データビット選択回路33の構成について説明する。図3は、データビット選択回路33およびソース線スイッチ300a, 310bの構成例を示す回路図である。

【0127】データビット選択回路33は、レジスタ書 込回路34の出力信号を一時記憶するためのレジスタ3 30と、4つのソース線スイッチ300a,300b, 310a, 310bに対応して設けられた4つの2入力 ANDゲート331~334とを含む。

【0128】ソース線スイッチ300aおよび300bにそれぞれ対応して設けられたANDゲート331および332と、ソース線スイッチ31aおよび31bにそれぞれ対応して設けられたANDゲート333および334とは、互いに異なる信号線L1,L2を介してソース線デコーダ32に接続される。

【0129】レジスタ回路部330は、ANDゲート331および333に共通に対応して設けられたレジスタ330aと、ANDゲート333および334に共通に対応して設けられたレジスタ330bとを含む。レジスタ書込回路34は、入力パッファ35からのデータ信号をこれら2つのレジスタ330a、330bに書込む。

【0130】入出力パッファ90とレジスタ書込回路34との間には、実際には、このような入力パッファ35が設けられる。入力パッファ35は、メモリセルアレイ100の記憶データのうちどのピットのデータを消去するかを設定するための消去ピット設定モードにおいて動作して、入出力パッファ90からのデータ信号をパッファリングしてレジスタ書込回路34に与える。

【0131】消去ピット設定モードにおいて最下位ピットD0の入出力データを受ける外部端子に供給された外部データおよび、第1位ピットD1の入出力データを受ける外部端子に供給された外部データに対応する入力パッファ35の出力データ信号は、それぞれ、レジスタ書込回路34において、レジスタ330aおよび330bに書込まれる。

【0132】各レジスタ330a、330bは、レジス 夕書込回路34によって書込まれたデータに対応する論 理レベルの電位を、対応するANDゲート331~33 4に与える。したがって、論理値"1"および"0"を それぞれハイレベルの電位およびローレベルの電位に対 応させれば、データビット選択回路33において、各N ANDゲート331~334の出力信号は、対応するレ ジスタ (330 aまたは330 b) に書込まれたデータ が論理値"1"である場合にのみ、ソース線デコーダ3 2からのハイレベルの電位に応答してローレベルとな り、対応するレジスタに書込まれたデータが論理値 "0"である場合には、ソース線デコーダ32からの信 号にかかわらず、ハイレベルとなる。各ANDゲート3 31~334の出力信号は、対応するソース線スイッチ 300a, 300b, 310a, 310bに与えられ る。

【0133】各ソース線スイッチ300a,300b,310a,310bは、データビット選択回路33内の対応するANDゲートの出力信号と、図1のコマンドレジスタ13からの消去タイミング信号とを受ける2入力ANDゲート301を含む。このNANDゲート300 は、データビット選択回路33内のANDゲート331

FH 008493

 ~ 334 と異なり、ハイレベルの電位として通常の電源電位Vccではなく高電位V。。を出力するANDゲートであり、高電系ANDゲートと呼ばれる。各高電系ANDゲート301の出力信号は、対応するソース線280a、280b、281a、281bに与えられる。

【0134】一方、消去タイミング信号は、消去モードにおいてコマンドデコーダ13が、各ソース線スイッチのデータ消去のための機能、すなわち、データピット選択回路からの指示に応答して対応するソース線に高電位V。。を付与する機能を能動化するために発生する信号 10であり、従来のフラッシュEEPROMにおいてもこれと等価な信号がソース線スイッチに入力された。本実施例では、コマンドデコーダ13は、この消去タイミング信号としてハイレベルのパルスを消去モードにおいて発生するものとする。

【0135】したがって、消去モードにおいて、各高電系ANDゲート301は、データビット選択回路33内の対応するANDゲート(331~334のうちのいずれか)の出力信号がハイレベルである場合にのみ、消去タイミング信号に応答して対応するソース線(280a,280b,281a,281bのうちのいずれか)に高電位V。,を付与し、データビット選択回路33内の対応するANDゲートの出力信号がローレベルである場合には、消去タイミング信号にかかわらず、対応するソース線の電位をローレベルにする。

【0136】消去モードにおいて、ソース線デコーダ32は、アドレスレジスタ60からのアドレス信号をデコードしてデータビット選択回路33内のANDゲート331~334に接続された信号線L1,L2のうちのいずれか一方にのみローレベルの電位を与え、他をすべて30ハイレベルにする。

【0137】具体的には、このブロックアドレス信号が 指示するいずれか1つのブロック1-1または1-2に 対応して設けられた2つのソース線スイッチ300a, 300bまたは310a,310bに対応する2つのA NDゲート331,332または333,334に接続 された信号線L1またはL2にのみハイレベルの電位が ソース線デコーダ32によって付与される。

【0138】したがって、消去ピット設定モードにおいてデータ"1"を書込まれたレジスタに対応して設けられたANDゲート331~334のうち、プロックアドレス信号が示すプロックに対応して設けられたものだけがハイレベルの信号を出力し、他はすべてローレベルの信号を出力する。

【0139】それゆえ、メモリセルアレイ100を構成するプロック1-0, 1-2のうち、プロックアドレス信号が示すいずれか1つにおいて、レジスタ330aおよび330bに書込まれたデータに応じて、いずれかのピットの入出力データを担うメモリセルのソースにのみ高電位 V_0 。が供給される。

【0140】たとえばレジスタ330aおよび330b に書込まれたデータがそれぞれ論理値"1"および "0"である場合を想定する。このような場合、消去モ ードにおいて信号線し1にソース線デコーダ32からハ イレベルの電位が付与されると、データピット選択回路 33において、ANDゲート331のみがソース線デコ ーダ32およびレジスタ回路部330からともにハイレ ベルの電位を受けてハイレベルの信号を出力する。した がって、1つのソース線スイッチ300aだけが消去タ イミング信号に応答して高電位V。。を出力する。した がって、図2において、1本のソース線280aにのみ 高電位V。。が付与され、他のソース線280b、28 1a, 281bにはこのような高電位V,, は付与され ない。この結果、プロック1-0内のメモリセルMC 1, MC2, MC5, MC6, MC9, MC10, MC 12, MC13のうち、最下位ピットD0の入出力デー 夕を担うメモリセルMC1, MC2, MC5, MC6の 記憶データのみが一括して消去される。

【0141】ソース線デコーダ32によって信号線L22にハイレベルの電位が付与されると、データビット選択回路33においてANDゲート333の出力信号のみがハイレベルとなるので、ソース線スイッチ310aの高電系ANDゲート301からのみ高電位V。。が出力され、他のソース線スイッチ300a、300b、310b内の高電位系ANDゲート300からはローレベルの信号が出力される。この結果、図2において、プロック1-1内のメモリセルMC3、MC4、MC7、MC8、MC11、MC12、MC14、MC15のうち、最下位ピットD0に対応して設けられた4つのメモリセ30ルMC3、MC4、MC7、MC8の記憶データのみがソース線281aに印加された高電位V。。に応答して記憶データを消去される。

【0142】このように、レジスタ330aに書込まれたデータが"1"であれば、消去モードにおいて、プロックアドレス信号が示すいずれか1つのメモリセルアレイブロックにおいて、最下位ピットD0に対応して設けられたメモリセルの記憶データのみが消去され、他のすべてのメモリセルの記憶データは保持される。

【0143】逆に、レジスタ330aおよび330bに 40 書込まれたデータがそれぞれ "0" および "1" である 場合を想定する。このような場合には、消去モードにおいて、ソース線デコーダ32から信号線L1にハイレベルの電位が付与されると、ANDゲート332のみがハイレベルの信号を出力し、他のANDゲート331, 333,334はすべてハイレベルの信号を出力する。したがって、ソース線スイッチ300b内の高電系ANDゲート301の出力だけが高電位V。。となり、他の高電系ANDゲート301の出力電位はローレベルとなる。それゆえ、ブロック1-0において、1本のソース 50 線280bにのみ高電位Vppが供給されるので、第1

位ピットD1に対応して設けられたメモリセルMC9, MC10, MC12, MC13の記憶データのみが一括 して消去される。

【0144】ソース線デコーダ32によって信号線L2にハイレベルの電位が付与されると、NANDゲート334だけがハイレベルの信号を出力し、他のANDゲート331~333はすべてローレベルの信号を出力する。このため、ソース線スイッチ310b内の高電位系ANDゲート301だけが対応するソース線281bに高電位V,,を供給し、他の高電位系ANDゲート3010対応するソース線280a,280b,281aにローレベルの電位を与える。それゆえ、ブロック1-1において、1本のソース線281bに接続されたメモリセル、すなわち、第1位ピットD1に対応て設けられたメモリセル、すなわち、第1位ピットD1に対応て設けられたメモリセルMす11,MC12,MC14,MC15の記憶データのみが一括して消去される。

【0145】このように、消去ピット設定モードにおいてレジスタ330bにデータ"1"が書込まれると、消去モードにおいてプロックアドレス信号が示すいずれか1つのプロックにおいて、第1位ピットD1のデータが 20 選択的に消去される。

【0146】したがって、消去ビット設定モードにおいて、消去したいビットに対応するレジスタ330aおよび330bに審込まれるデータが"1"に設定されるように、最下位ビットD0の入出力データを受ける外部端子と、第1位ビットD1の入出力データを受ける外部端子とにデータを入力し、消去モードにおいて、データを消去したいプロックを指示するアドレス信号がソース線デコーダ32に入力されるように外部アドレス信号を設定すれば、所望のブロック内の所望のビットのデータの30みを選択的に消去することができる。

【0147】なお、データ読出時およびデータ書込時には、各ソース線スイッチ300a,300b,310a,310bは従来と同様に、対応するソース線280a,280b,281a,281bを接地電位またはフローティング状態にする。したがって、本実施例のフラッシュEEPROMにおいて、データ書込およびデータ読出は従来とまったく同様に行なわれる。

【0148】上記のように、本実施例のフラッシュEEPROMによれば、ソース線がビット単位で分割され、かつ、分割されたソース線のうちのいずれに消去パルスを印加するかを指示するためのデータが、これら分割されたソース線にそれぞれ接続されたソース線スイッチを制御するためのデータビット選択回路33に予め記憶させられる。このため、データ消去モードにおいて、外部アドレス信号を、所望のプロックを指示するプロックアドレス信号がソース線デコーダ32に供給されるように設定するだけで、所望のプロックにおいて所望のビットのデータのみが消去される。

【0149】上記説明においては、各ブロックが2ピッ 50 して設けられる場合が例示される。

26

トの入出カデータを担うメモリセルによって構成されたが、各プロックがさらに多くのビットの入出カデータを 担うメモリセルによって構成される場合でも、上記実施 例の場合と同様の回路構成によって上記実施例の場合と 同様の効果が得られる。

【0150】また、説明の簡略化のため、メモリセルアレイが2つのブロックに分割された場合を例にとって本実施例のフラッシュEEPROMの回路動作が説明されてきたが、メモリセルアレイがいかなる数のブロックに分割されても、上配実施例から類推できる回路構成によって同様の効果が得られる。さらに、メモリセルアレイがブロック単位で消去不可能な構成である場合でも、すなわち、ソース線デコーダ32が不要である場合でも、同様の効果が得られる。

【0151】すなわち、メモリセルアレイがブロックに 分割されておらず、ソース線スイッチおよびソース線が ブロックごとに個別に設けられていない場合、メモリセ ルアレイ内の同一のビット線に接続されたすべてのメモ リセルのソースが共通のソース線を介して1つのソース 線スイッチに接続され、ソース線デコーダ32が不要と なる。したがって、データビット選択回路33内のレジ スタ回路部330に書込まれたデータに応じて、消去モ ードにおいてメモリセルアレイの記憶データがビット単 位で消去される。

【0152】たとえば、図2において、ソース線280 aおよび281aが共通であり、かつ、ソース線280 bおよび281bが共通である場合、図3において、レジスタ330aおよび330bに書込まれたデータがそれぞれ論理値"1"および"0"ならば、消去モードにおいて2つのプロック1-0,1-1内の最下位ピットD0に対応するすべてのメモリセルMC1~MC8のソースに高電位V,,が印加されるので、最下位ピットD0のデータのみが消去される。逆に、レジスタ330aおよび330bに書込まれたデータがそれぞれ"0"および"1"であれば、消去モードにおいて、2つのプロック1-0,1-1内の第1位ピットD1に対応て設けられたすべてのメモリセルMC9~MC15のソースにのみ高電位V,,が印加されるので、第1位ピットD1のデータのみが消去される。

【0153】図4ないし図7は、上記実施例のフラッシュEEPROMによって可能となるデータ消去の概念をアドレス空間を用いて示す図である。これらの図において、縦方向はフラッシュEEPROMのアドレスを示し、横方向は、各アドレスに記憶されるべきデータのピット幅を示す。これらの図には、メモリセルアレイが、アドレス空間におけるアドレス000からアドレスFFFまでの各アドレスに対応して配置された複数のメモリセルを含み、かつ各アドレスに配置された複数のメモリセルは、8ビットまたは16ビットのデータに対応して設けられる場合が研究される

【0154】メモリセルアレイ100がプロック単位で は消去不可能な構成である場合、データピット選択回路 33において、前半のピットの入出力データを担うメモ リセルの記憶データの消去を禁止または許可するための レジスタと、後半のピットの入出力データを担うメモリ セルの記憶データの消去を禁止または許可するためのレ ジスタとにそれぞれ、消去ピット設定モードにおいて論 理値 "1" および "0" が書込まれれば、1回のデータ 消去において、図4 (a) や図5 (a) で示されるよう に、すべてのアドレスから前半のピットのデータのみが 10

【0155】メモリセルアレイ100がアドレス空間に おける、アドレス0000からアドレス3FFFFま で、アドレス4000からアドレス7FFFまで、アド レス8000からアドレスBFFFまで、および、アド レスCOOのからアドレスFFFFまでにそれぞれ対応 する4つのプロックに分割され、プロック単位でのデー 夕消去が可能な構成である場合には、データピット選択 回路33内の、前半のピットの入出力データを担うメモ リセルのデータ消去を制御するために設けられたレジス 20 タと、後半のピットの入出力データを担うメモリセルの データ消去を禁止または許可するためのレジスタとにそ れぞれ消去ピット設定モードにおいて論理値"1"およ び"0"が書込まれた後、消去モードにおいてこれら4 つのプロックを指示するプロックアドレス信号が順次ソ ース線デコーダ32に供給されるように外部アドレス信 号が切換えられれば、図4 (b) や図5 (b) に示され るように、すべてのプロックにおいて、すべてのアドレ スから前半のピットのデータが消去されている。

【0156】このように、各アドレスから一括して消去 30 したいデータが前半のビットまたは後半のビットという ように、複数のビットであるならば、一括して消去され るべき複数のピットの入出力データをそれぞれ担うメモ リセルのデータ消去を許可または禁止するために、必ず しも複数のレジスタがデータピット選択回路33内に設 けられる必要はなく、これらのメモリセルに対応して共 通のレジスタが1つ設けられればよい。

【0157】たとえば、各アドレスから前半または後半 のビットのデータを一括して消去したければ、データビ ット選択回路33内のレジスタ回路部330が、前半の 40 ビットの入出力データを担うメモリセルのデータ消去の 許可または禁止を指示するためのレジスタと、後半のビ ットの入出力データを担うメモリセルのデータ消去を許 可または禁止するためのレジスタという2つのレジスタ によって構成されてもよい。

【0158】データビット選択回路33がこのように構 成されると、データビット選択回路33の構成素子数が 低減されるので、チップサイズの増大を抑制することが できる。

を、後半のビットと前半のビットというような大きい単 位で設定せず、図3に示された実施例のように、ピット 単位で設定する方が、任意のピットのデータのみを消去 することができるので、チップサイズの増大が抑制され ないもののフラッシュEEPROMとしての機能性は向 上される。

【0160】たとえば、メモリセルアレイ100が先の 例のように4つのプロックに分割され、かつ、プロック 単位でのデータ消去が可能な構成であれば、データビッ ト選択回路33における、第5位ピットの入出力データ を担うメモリセルのデータ消去のためのレジスタおよび 第10および第11ビットの入出力データを担うメモリ セルのデータ消去のためのレジスタと、他のレジスタと にそれぞれ、消去ピット設定モードにおいて論理値 "1" および"0" が書込まれた後、消去モードにおい てこれら4つのプロックを指示するプロックアドレス信 号が順次ソース線デコーダ32に供給されるように外部 アドレス信号を切換えれば、消去モードの終わりには、 図6に示されるように、すべてのプロックにおいてすべ てのアドレスから第5位、第10位、および第11位ビ ットのデータのみが消去されている。

【0161】上記実施例では、各ピットに対応してその ピットのデータの消去を許可するか禁止するかを示すデ ータを格納するためのレジスタが設けられるので、デー 夕消去に先立ってこのレジスタに一旦データを書込め ば、すべてのブロックにおいて消去されるべきピットが 同一である場合には、以後このレジスタのデータを書換 えなくても、外部アドレス信号を切換えるだけですべて のプロックにおいて所望のピットのデータのみを消去す ることができる。

【0162】プロックごとに消去されるべきピットが異 なる場合には、各プロックのデータ消去に先立って、デ ータピット選択回路33内のレジスタ回路部330のデ ータを書換えればよい。たとえば、メモリセルアレイ1 00が上記例のように4つのプロックに分割され、か つ、プロック単位でのデータ消去が可能な構成である場 合、アドレス0000からアドレス3FFFまでに対応 するプロックを指示するアドレス信号がアドレスレジス 夕60に供給されて行なわれるデータ消去に先立つ消去 ピット設定モードにおいて、データピット選択回路33 の、前半のピットの入出力データを担うメモリセルに対 応して設けられたレジスタおよび後半のピットの入出力 データを担うメモリセルに対応して設けられたレジスタ にそれぞれデータ"0"および"1"が書込まれ、アド レス4000からアドレス7FFFまでに対応するプロ ックを指示するアドレス信号がアドレスレジスタ60に 供給されて行なわれるデータ消去に先立つ消去ピット設 定モードにおいて、最下位ピットの入出力データを担う メモリセルに対応して設けられたレジスタおよび他のビ 【0159】もちろん、データ消去の許可および禁止 50 ットの入出力データを担うメモリセルに対応して設けら

008496

れたレジスタにそれぞれデータ "1" および "0" が書 込まれ、アドレス8000からアドレスBFFFまでに 対応するプロックを指示するアドレス信号がアドレスレ ジスタ60に供給されて行なわれるデータ消去に先立つ 消去ピット設定モードにおいて、前半のピットのメモリ セルに対応して設けられたレジスタおよび後半のピット のメモリセルに対応して設けられたレジスタにそれぞれ データ"1"および"0"が書込まれ、アドレスC00 0からFFFFまでに対応するプロックを指示するアド レス信号がアドレスレジスタ60に供給されて行なわれ 10 るデータ消去に先立つ消去ビット設定モードにおいて、 第10位ピットおよび第11位ピットのメモリセルに対 して設けられたレジスタにおよび他のピットのメモリセ ルに対応して設けられたレジスタにそれぞれデータ "1" および"0" が書込まれれば、図7に示されるよ うに、1 つのプロックにおいてはすべてのアドレスから 後半のピットのデータのみが消去され、他の1つのプロ ックにおいては、すべてのアドレスから前半のピットの データのみが消去され、さらに他の1つのブロックにお いては、すべてのアドレスから最下位ピットのデータの 20 みが消去され、残り1つのプロックにおいては、すべて のアドレスから第10位ピットおよび第11位ピットの データが消去される。

【0163】なお、上記実施例において、フラッシュEEPROMを消去ピット設定モードに設定するためには、たとえば、チップイネーブル信号/CEやアウトプットイネーブル信号/OE等の外部制御信号を受ける外部端子に、通常与えられるハイレベルの電位(5V)よりも高い電圧が入力される。すなわち、このような高電圧が外部制御信号を受けるべき所定の外部端子に入力されたことに応答して、レジスタ書込回路34が能動化されて消去ピット設定モードにおける上述のような回路動作が実現されるように、ソース線デコーダ32,データピット選択回路33,およびレジスタ書込回路34等のデータ消去に関与する回路部が構成される。

【0164】しかしながら、フラッシュEEPROMを 消去ピット設定モードに設定するための方法は、このような方法に限定されず他のいかなる方法であってもよく、たとえば、データ読出モード、データ書込モード (プログラムモード),およびデータ消去モードに設定 40 するための3つのコマンドの他にデータピット消去モードに設定するための新たなコマンドが設けられてもよい。

【0165】以上のように、上記実施例では、消去ビット設定モードにおいてデータ消去の禁止を指示するデータ"0"が書込まれたレジスタに対応するビットのメモリセルのソースには、データ消去のための高電位V。。を付与しないことによって、所望のビットのメモリセルの記憶データのみの消去が実現される。しかしながら、消去ビット設定モードにおいてデータ消去の禁止が指示 50

されたピットのメモリセルの記憶データが消去モードに おいて消去されないようにするための方法は、このよう な方法に限定されず、これらのメモリセルのフローディ ングゲートと、ソースまたはドレインとの間に、フロー ティングゲートから電子が放出されるのに要する高電界 が誘起されないように、これらのメモリセルのドレイ ン、ソース、およびコントロールゲートの電位が制御さ れればよい。

【0166】たとえば、FAMOSトランジスタのフローティングゲートおよびソース間の酸化膜に誘起された電界の強さは、ドレイン電位にも影響される。そこで、たとえば、消去ビット設定モードにおいてデータ消去の禁止が指示されたビットのメモリセルのドレインが接続されたビット線にのみ、消去モードにおいて適当な高電位を付与するなどして、これらのメモリセルのフローティングゲートおよびソース間の酸化膜に誘起される電界の強さが、フローティングゲートから電子が放出されるのに要する強さよりも小さくなるように制御されれば、これらのメモリセルの記憶データは消去されず、他のビット線に接続されたメモリセルの記憶データのみが消去される。

【0167】このように、本発明によれば、消去モードにおいて、所望のピットの記憶データのみを消去することができるので、一部のピットのデータのみを変更するデータ書換え行なった場合、このデータ書換えに先立つデータ消去によって、この一部のピット以外のピットのデータは消去されないので、データを変更する必要のないピットのメモリセルに再度同じデータを書込む必要がない。それゆえ、データ書換えに要する時間が短縮され、かつ、精度よくデータを書換えることができる。

[0168]

30

【発明の効果】以上のように、本発明によれば、全プロック一括消去またはプロック単位のデータ消去が可能な不揮発性半導体記憶装置において、所望のピットのデータのみを消去し、他のピットのデータを消去しないようにすることができるので、この不揮発性半導体配憶装置の記憶データの書換えを従来よりも効率よく、かつ、正確に行なうことが可能となる。したがって、本発明がたとえばフラッシュEEPROMに適用されれば、ピットコストが安く高集積化に有利であり、かつ、データ書換時の効率および精度が向上された不揮発性半導体記憶装置が提供される。

【図面の簡単な説明】

【図1】本発明の一実施例のフラッシュEEPROMの全体構成を示す概略プロック図である。

【図2】実施例のフラッシュEEPROMの主要部分の 構成を詳細に示す回路図である。

【図3】図2のデータビット選択回路およびソース線スイッチの構成例を示す回路図である。

【図4】本発明にかかるフラッシュEEPROMによっ

31

て可能となるデータ消去の一例を示す図である。

【図5】本発明にかかるフラッシュEEPROMによって可能となるデータ消去の他の例を示す図である。

【図6】本発明にかかるフラッシュEEPROMによって可能となるデータ消去のさらに他の例を示す図である。

【図7】本発明にかかるフラッシュEEPROMによって可能となるデータ消去のさらに他の例を示す図である。

【図8】従来のフラッシュEEPROMの全体構成を示 10 す概略プロック図である。

【図9】従来のフラッシュEEPROMの主要部分の構成を詳細に示す回路図である。

【図10】フラッシュEEPROMのメモリセルの構造を示す断面図である。

【図11】EEPROMのメモリセルの構造を示す断面図である。

【図12】プロック単位でのデータ消去が可能な従来の

フラッシュ E E P R O M の主要部分の構成を示す回路図である。

【符号の説明】

100 メモリセルアレイ

1-0~1-n メモリセルアレイプロック

20 Yゲート

30 ソース線スイッチ群

40 Xデコーダ

50 Yデコーダ

60 アドレスレジスタ

32 ソース線デコーダ

33 データピット選択回路

34 レジスタ書込回路

300, 310, 300a, 300b, 310a, 31


0 b ソース線スイッチ

280, 281, 280a, 280b, 281a, 28


1b ソース線


なお、図中、同一符号は同一または相当部分を示す。

[図1]




【図2】







FH 008499

【図3】





[図4]






FH 008500






[図9]



[図12]



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05128877 A

(43) Date of publication of application: 25 . 05 . 93

(51) Int. CI

G11C 16/06 H01L 27/115

(21) Application number: 03291300

(22) Date of filing: 07 . 11 . 91

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) inventor:

UEDA OSAMU MORI SHINICHI

(54) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PURPOSE: To efficiently and accurately rewrite storage data by providing a means to permit or inhibit erasure of data in plural data erasing means provided in a memory cell, erasing only the data of desired bit and not erasing other data.

CONSTITUTION: A memory cell array 100 is divided into blocks 1-0, 1-1 which are provided with a memory cell bearing input/output data of 2 bit DO, D1, and a flash EEPROM capable of erasing data as a unit of block is constituted. In the memory cells MC1-8 of the least significant bit D0 and the memory cells MC9-15 of a first bit D0, source lines 280a, 280b, 281a 281b and source line switches 300a, 300b, 310a, 310b are individually provided. Also, at the time of erasing mode, each source line switch is given a signal to permit or inhibit the generation of a high potential for

